

Patent

Customer No. 31561
Application No.: 10/605,161
Docket No. 10296-US-PA

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Applicant : Liu et al.
Application No. : 10/605,161
Filed : September 12, 2003
For : ACCESS METHOD AND ARCHITECTURE OF NON-
VOLATILE RANDOM ACCESS MEMORY
Examiner :
Art Unit : 2877

ASSISTANT COMMISSIONER FOR PATENTS
Arlington, VA22202

Dear Sirs:

Transmitted herewith is a certified copy of Taiwan Application No.:
091137817, filed on: 2002/12/30. - 2)


A return prepaid postcard is also included herewith.

Respectfully Submitted,
JIANQ CHYUN Intellectual Property Office

Dated: Feb. 17, 2004

By: Belinda Lee
Belinda Lee
Registration No.: 46,863

Please send future correspondence to:
7F-1, No. 100, Roosevelt Rd.,
Sec. 2, Taipei 100, Taiwan, R.O.C.
Tel: 886-2-2369 2800
Fax: 886-2-2369 7233 / 886-2-2369 7234



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2002 年 12 月 30 日
Application Date

申請案號：091137817
Application No.

申請人：威達電股份有限公司
Applicant(s)

局長
Director General

蔡練生

發文日期：西元 2003 年 9 月 19 日
Issue Date

發文字號：09220944550
Serial No.

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中 文	三線式/四線式非揮發性記憶體之指令應用的方法及架構
	英 文	The improvement to the 4-wire/3-wire NVRAM control instruction
二、 發明人 (共3人)	姓 名 (中文)	1. 劉建興 2. 沈信成 3. 李政賢
	姓 名 (英文)	1. Chien Hsing Liu 2. Xin Cheng Shen 3.
	國 籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW 3. 中華民國 TW
	住居所 (中 文)	1. 台北縣新莊市公園一路68號4樓 2. 台北市南港區研究院路二段102號4樓 3. 台北縣汐止市和平街43弄4號1樓
	住居所 (英 文)	1. 2. 3.
三、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 威達電股份有限公司
	名稱或 姓 名 (英文)	1. ICP Electronics Inc.
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 台北縣汐止市中興路22號4樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.
	代表人 (中文)	1. 郭博達
	代表人 (英文)	1. Teddy Kuo



四、中文發明摘要 (發明名稱：三線式/四線式非揮發性記憶體之指令應用的方法及架構)

一種三線式/四線式非揮發性記憶體之指令應用的方法及架構，適用於主機透過晶片選擇線、資料傳輸線與時脈線存取控制器與非揮發性記憶體時使用，特別是在主機須與控制器共享非揮發性記憶體中之資料的環境。此種方法係傳輸控制指令及鄰接於控制指令後之虛擬位元至控制器，並根據虛擬位元決定控制指令控制的目標是控制器或非揮發性記憶體。


伍、(一)、本案代表圖為：第 4 圖

(二)、本案代表圖之元件代表符號簡單說明：

400：虛擬位元

陸、英文發明摘要 (發明名稱：The improvement to the 4-wire/3-wire NVRAM control instruction)

A method and architecture of the 4-wire/3-wire control instruction, it can be used for that the host accesses the NVRAM and the controller with chip select line, data transferring line and clock line. Especially, it can be applied to the environment that the host and the controller have to access the NVRAM together. The method transfers a control



四、中文發明摘要 (發明名稱：三線式/四線式非揮發性記憶體之指令應用的方法及架構)

陸、英文發明摘要 (發明名稱：The improvement to the 4-wire/3-wire NVRAM control instruction)

instruction with a virtual bit to the controller,
and decides the control object according to the
virtual bit.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

☐熟習該項技術者易於獲得，不須寄存。



五、發明說明 (1)

發明所屬之技術領域

本發明是有關於一種三線式/四線式非揮發性記憶體之指令應用的方法及架構，且特別是有關於一種利用一個虛擬位元來決定控制指令之控制目標的方法及架構。


先前技術

三線式與四線式非揮發性記憶體讀寫界面已經問世多年，由於其控制指令簡單且界面線路實作的難度不高，所以在電子業界使用相當廣泛。習知三線式非揮發性記憶體的電路架構如第1A圖所示，且習知四線式非揮發性記憶體的電路架構如第1B圖所示，其包括了主機與非揮發性記憶體。電路的動作時序，則如第2圖所示，主機透過晶片選擇線(CS)致能非揮發性記憶體，當資料傳輸線(DI)送出一組控制指令後，則資料傳輸線(DO)送出一組對應的資料訊號。

如前所述可知，因為習知的四線式非揮發性記憶體的電路架構之設計原理係基於單一主機對應單一裝置的架構，所以其晶片選擇線僅能致能單一裝置，除非增加硬體解碼電路，否則若按照習知的控制指令，單一主機無法控制多個裝置。若增加硬體解碼電路，則不僅耗費硬體資源且增加硬體成本。

發明內容

有鑒於此，本發明的目的在提出一種三線式/四線式非揮發性記憶體之指令應用的方法及架構。此方法由主機透過晶片選擇線、資料傳輸線與時脈線存取控制器與非揮



五、發明說明 (2)


發性記憶體。存取的方法係利用主機傳輸一組控制指令來決定操作的目標是控制器或非揮發性記憶體，使在主機不需額外添加硬體資源的情況下，可操作在單一主機對應多個裝置的環境，並且主機與各裝置可依控制指令而能共享非揮發性記憶體的內容。

為達成上述及其他目的，本發明提出一種三線式/四線式非揮發性記憶體之指令應用的方法及架構。存取的方法係利用主機傳輸一組控制指令，並定義虛擬位元係鄰接於此控制指令最後一個位元，由虛擬位元的電壓準位來決定控制的目標是控制器或非揮發性記憶體。

在本發明之一較佳實施例中，當虛擬位元決定控制指令的操作標的係控制器時，則控制器關閉非揮發性記憶體對於資料傳輸線與時脈線上訊號之反應。

在本發明之另一較佳實施例中，當虛擬位元決定控制指令的操作標的係非揮發性記憶體時，則控制器開啟非揮發性記憶體對於資料傳輸線與時脈線上訊號之反應，並且在該次資料傳輸結束之前關閉控制器對於資料傳輸線與時脈線上訊號之反應。

綜合上述，本發明提供一種三線式/四線式非揮發性記憶體之指令應用的方法及架構。此方法係利用鄰接於控制指令之後的一個虛擬位元來決定此控制指令控制的目標。在主機不需另外添加硬體資源的情況下，本方法可操作在單一主機對應多個裝置的環境，因而使主機與各裝置可依控制指令而能共享非揮發性記憶體的內容且相容於習



五、發明說明 (3)



知的控制方法。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

實施方式

第3圖繪示的是依照本發明一較佳實施例的電路方塊圖。此四線式控制非揮發性記憶體之架構300包括主機302、控制器306與非揮發性記憶體304。主機302耦接控制器306，控制器306耦接非揮發性記憶體304。

以下說明本實施例控制非揮發性記憶體之方法。請合併參照第4圖，第4圖為主機302讀取非揮發性記憶體304的電路時序圖。主機302透過晶片選擇線(CS)致能控制器306，控制器306透過晶片選擇線(CS0)致能非揮發性記憶體304，主機302於時脈線(SK)上的第3個時脈周期開始，送出一串控制指令($A_n \sim A_0$)。若鄰接於此控制指令最後一個位元 A_0 的虛擬位元400是低電壓準位，則控制器306不會處理此控制指令且透過晶片選擇線(CS0)維持高電壓準位訊號繼續致能非揮發性記憶體304。接著，非揮發性記憶體304處理此控制指令且透過資料傳輸線D0送出此控制指令對應位址的資料。換句話說，當此虛擬位元400決定控制指令係控制該非揮發性記憶體304時，控制器306會致能非揮發性記憶體304對於資料傳輸線與時脈線上訊號之反應，並於此次資料傳輸結束之前關閉控制器306對於資料傳輸線與時脈線上訊號之反應。





五、發明說明 (4)

以下說明請合併參照第5圖。第5圖為主機302自控制器306取得資料時之時序圖。當虛擬位元500為高電壓準位，且所接收到的控制指令係要求控制器306輸出資料的情況下，則控制器306透過資料傳輸線D0輸出資料；由於控制器306使晶片選擇線CS0處於低電壓準位，所以造成非揮發性記憶體304被除能(disable)且不處理此控制指令。換句話說，當虛擬位元500決定控制指令的操作目標係控制器306時，控制器306即關閉該非揮發性記憶體對於資料傳輸線與時脈線上訊號之反應。

進一步說明請合併參照第6A圖。第6A圖為主機302設定控制器306狀態時之時序圖，電路的動作原理與第5圖相似，不同的是當虛擬位元600為高電壓準位，且所接收到的控制指令係要求控制器306輸入資料的情況下，控制器306透過資料傳輸線DI輸入一個設定資料($D_n \sim D_0$)，以使控制器306得以根據此控制資料進行設定。

第6B圖繪示的是依照本發明一較佳實施例的電路方塊圖。此四線式控制非揮發性記憶體之架構310與第3A圖的實施例近似，不同的是及閘318連接晶片選擇線CS與CS0，以致能非揮發性記憶體314。

第7A圖繪示的是依照本發明其他較佳實施例的電路方塊圖。此三線式控制非揮發性記憶體之架構700的構成元件與動作原理，與第3圖實施例近似，不再重述。不同的是資料傳輸線DI與資料傳輸線D0合併為一線，但其非揮發性記憶體704之控制時序，則與第4圖、第5圖與第6圖的時




五、發明說明 (5)

序圖類似。主機702利用虛擬位元的電壓準位分別控制控制器706與非揮發性記憶體704。

第7B圖繪示的是依照本發明一較佳實施例的電路方塊圖。此三線式控制非揮發性記憶體之架構710與第7A圖的實施例近似，不同的是及閘718連接晶片選擇線CS與CS1，以致能非揮發性記憶體714。

第8A圖繪示的是依照本發明其他較佳實施例的電路方塊圖。此四線式控制非揮發性記憶體之架構800內之各元件功能和連接關係與第3A圖實施例相似，不同的是本實施例具有n個控制器與一個及閘812。及閘812透過晶片選擇線(CS1~CSn)耦接於各個控制器，及閘812之輸出端透過晶片選擇線CS0耦接於非揮發性記憶體804。

以下說明本實施例控制非揮發性記憶體之方法，其電路的動作時序與第3A圖實施例近似，不同的是單一主機802須利用控制指令控制多個控制器與非揮發性記憶體804。請合併參照第5圖，若虛擬位元500是高電壓準位，則這些控制器會處理此控制指令且輸出低電壓準位訊號至及閘812的輸入端，使及閘812的輸出端輸出一低電壓準位；由於晶片選擇線CS0是低電壓準位，所以非揮發性記憶體804被除能(disable)。並且，當虛擬位元500為高電壓準位，且所接收到的控制指令係要求這些控制器輸出資料的情況下，透過資料傳輸線D0輸出資料。請合併參照第6圖，其控制原理與第5圖類似，不同的是這些控制器依控制指令之命令透過資料傳輸線DI輸入資料，且僅有一個對



五、發明說明 (6)

應的控制器會產生回應。


反之，請合併參照第4圖，若虛擬位元是低電壓準位，則這些控制器不會處理此控制指令且維持高電壓準位訊號至及閘812的輸入端，使及閘812的輸出端輸出一高電壓準位；由於晶片選擇線CS0是高電壓準位，所以非揮發性記憶體804被致能(enable)且送出對應此控制指令之資料。其餘之電路動作原理與第3A圖實施例近似，不再重述。

第8B圖繪示的是依照本發明一較佳實施例的電路方塊圖。此四線式控制非揮發性記憶體之架構810與第8A圖的實施例近似，不同的是及閘818連接晶片選擇線CS與(CS1~CSn)，以致能非揮發性記憶體814。

第9A圖繪示的是依照本發明其他較佳實施例的電路方塊圖。此三線式控制非揮發性記憶體之架構900內之各元件功能、連接關係和動作原理皆與第8A圖實施例相似，不同的是資料傳輸線DI與資料傳輸線DO合併為一線，但其非揮發性記憶體904之控制原理與第8A圖實施例類似，不再重複說明。

第9B圖繪示的是依照本發明一較佳實施例的電路方塊圖。此三線式控制非揮發性記憶體之架構910與第9A圖的實施例近似，不同的是及閘918連接晶片選擇線CS與(CS1~CSn)，以致能非揮發性記憶體914。

必須要注意的是，本實施例之虛擬位元與各訊號線的電壓準位僅是舉例之用，然熟習此技藝者當知此並非為本




五、發明說明 (7)

發明的必要限制條件而可依環境所需自行定義。

綜合上述，本發明提供一種三線式/四線式非揮發性記憶體之指令應用的方法及架構。當設計一個具有非揮發性記憶體之多功能晶片時，若運用本發明做為各架構與主機之間的通訊協定，則可節省晶片針腳(pin)數。本發明相容於習知的三線式/四線式非揮發性記憶體控制方法，主機端既有的驅動程式只需小幅修改或新增部份程式即可正常操作。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

第1A圖所繪示的是習知三線式非揮發性記憶體的電路架構方塊圖；

第1B圖所繪示的是習知四線式非揮發性記憶體的電路架構方塊圖；

第2圖所繪示的是習知電路時序圖；

第3圖所繪示的是依照本發明之一較佳實施例的電路圖；

第4圖所繪示的是依照本發明之一較佳實施例的電路時序圖；

第5圖所繪示的是依照本發明另一較佳實施例的電路時序圖；

第6A圖所繪示的是依照本發明又一較佳實施例的電路時序圖；

第6B圖所繪示的是依照本發明之一較佳實施例的電路圖；


第7A圖所繪示的是依照本發明其他較佳實施例的電路方塊圖；

第7B圖所繪示的是依照本發明其他較佳實施例的電路方塊圖；

第8A圖所繪示的是依照本發明其他較佳實施例的電路方塊圖；

第8B圖所繪示的是依照本發明其他較佳實施例的電路方塊圖；

第9A圖所繪示的是依照本發明其他較佳實施例的電路



圖式簡單說明

方塊圖；以及

第9B圖所繪示的是依照本發明其他較佳實施例的電路方塊圖。

圖式之標示說明：

300，310，800：四線式控制非揮發性記憶體之架構

302，312，602，702，712，802，812，902，912：主機


304，314，604，704，714，804，814，904，914：非揮發性記憶體

306，316，706，716，806，808，810，816，906，908，910，916：控制器

318，718，812，818，912，918：及閘

400，500，600：虛擬位元

700，710，900：三線式控制非揮發性記憶體之架構



六、申請專利範圍

1. 一種三線式/四線式非揮發性記憶體之指令應用的方法，適用於由一主機透過晶片選擇線、資料傳輸線與時脈線存取至少一控制器與一非揮發性記憶體時使用，該控制非揮發性記憶體之方法包括：

傳輸一控制指令及鄰接於該控制指令後之一虛擬位元至該至少一控制器；以及


根據該虛擬位元以決定該控制指令控制該至少一控制器或該非揮發性記憶體。

2. 如申請專利範圍第1項所述之三線式/四線式非揮發性記憶體之指令應用的方法，其中當該虛擬位元為高電壓準位時，該控制指令係用以控制該至少一控制器，而當該虛擬位元為低電壓準位時，該控制指令則係用以控制該非揮發性記憶體。

3. 如申請專利範圍第1項所述之三線式/四線式非揮發性記憶體之指令應用的方法，其中當該虛擬位元為低電壓準位時，該控制指令係用以控制該至少一控制器，而當該虛擬位元升為電壓準位時，該控制指令則係用以控制該非揮發性記憶體。

4. 如申請專利範圍第1項所述之三線式/四線式非揮發性記憶體之指令應用的方法，其中當根據該虛擬位元決定該控制指令控制該至少一控制器時，該至少一控制器即關閉該揮發性記憶體對於資料傳輸線與時脈線上訊號之反應。

5. 如申請專利範圍第1項所述之三線式/四線式非揮發



六、申請專利範圍

性記憶體之指令應用的方法，其中當根據該虛擬位元決定該控制指令控制該揮發性記憶體時，該至少一控制器即開啟該揮發性記憶體對於資料傳輸線與時脈線上訊號之反應，並於該次資料傳輸結束之前關閉該控制器對於資料傳輸線與時脈線上訊號之反應。

6. 如申請專利範圍第1項所述之三線式/四線式非揮發性記憶體之指令應用的方法，其中當該控制指令用以設定該至少一控制器時，更於該虛擬位元之後附加一設定資料，以使該至少一控制器得以根據該控制資料進行設定。

7. 如申請專利範圍第1項所述之三線式/四線式非揮發性記憶體之指令應用的方法，其中當該控制指令係用以自該至少一控制器取得資料時，該至少一控制器即於接收該虛擬位元之後回傳所需之資料。


8. 一種三線式/四線式非揮發性記憶體之指令應用的架構，包括：

一主機，電性耦接至一第一晶片選擇線、一資料傳輸線與一時脈線；

一三線式/四線式非揮發性記憶體，電性耦接至該資料傳輸線與該時脈線；以及

至少一控制器，電性耦接至該晶片選擇線、該資料傳輸線與該時脈線，並透過一第二晶片選擇線電性耦接至該非揮發性記憶體；

其中，該至少一控制器係根據由該資料傳輸線所接收之鄰接於一控制指令後之一虛擬位元，判斷該主機所欲控



六、申請專利範圍


制之目標為該非揮發性記憶體或該至少一控制器。


9. 如申請專利範圍第8項所述之三線式/四線式非揮發性記憶體之指令應用的架構，其中該至少一控制器於根據該虛擬位元而判斷該主機所欲控制之目標為該非揮發性記憶體時，更將該第二晶片選擇線致能。

10. 如申請專利範圍第8項所述之三線式/四線式非揮發性記憶體之指令應用的架構，其中該至少一控制器於根據該虛擬位元而判斷該主機所欲控制之目標為該至少一控制器本身時，更將該晶片選擇線除能。


11. 如申請專利範圍第8項所述之三線式/四線式非揮發性記憶體之指令應用的架構，其中當該控制器之個數為複數時，每一該控制器具有相對應之該晶片選擇線以電性耦接至該主機，並有相對應之該第二晶片選擇線以電性耦接至該非揮發性記憶體。

12. 如申請專利範圍第11項所述之三線式/四線式非揮發性記憶體之指令應用的架構，其中該等晶片選擇線係電性耦接至一及閘，該及閘再將及運算後之結果輸出至該非揮發性記憶體。







第1A圖




第1B圖




第 2 圖




第 3 圖



第 4 圖




第 5 圖




第 6A 圖



第 6 圖




第7A圖




710


第7B圖



第 8A 圖




第8B圖




第 9A 圖


第 1/16 頁




第 2/16 頁



第 2/16 頁




第 3/16 頁




第 4/16 頁




第 5/16 頁



第 5/16 頁




第 6/16 頁




第 6/16 頁




第 7/16 頁




第 7/16 頁




第 8/16 頁




第 8/16 頁




第 9/16 頁



第 9/16 頁




第 10/16 頁




第 10/16 頁



第 11/16 頁




第 12/16 頁



第 13/16 頁



第 14/16 頁



第 15/16 頁



第 15/16 頁



第 16/16 頁

